Логическая схема (рис. 1.1) с n входами и k выходами реализует систему переключательных функций y 0 …yk -1 . Каждая функция yi (x0 …xk -1 ) однозначно соответствует входным наборам сигналов, комбинациям входных сигналов. Такие цифровые устройства образуют класс комбинационных схем (КС).
Их часто называют схемами без обратных связей, или схемами без элементов памяти.
КС с несколькими выходами может быть представлена в виде совокупности схем, у каждой из которых лишь один выход. Работа каждого выхода описывается либо таблицей истинности, либо логическим уравнением.
В цифровой технике применяется большое число типовых (стандартных) КС, выполненных в виде интегральных схем малой и средней степени интеграции. Все многообразие КС, применяемых в цифровых устройствах, можно классифицировать по их основному функциональному назначению — по типу логической задачи, которую может решать КС в цифровом устройстве. По функциональному признаку можно сформировать следующие группы КС:
— Логические элементы (ЛЭ) общего назначения, выпускаемые в виде готовых интегральных логических схем малой степени интеграции. К ним относятся ЛЭ, представленные на рис. 1.2. Они образуют технически полную систему элементов, т.е. удовлетворяющую требованиям функциональной и физической полноты.
- Функционально полная система элементов — система позволяющая реализовать любые, сколь угодно сложные переключательные функции (ПФ) путем представления их через типовые (базисные) функции. Функционально полными являются 3 базиса:
1. «И-ИЛИ-НЕ» (базис конъюнкции, дизъюнкции, инверсии);
2. «И-НЕ» (базис Шеффера);
3. «ИЛИ-НЕ» (базис Пирса или функция Вебба).
— Физически полная система элементов — система, обеспечивающая работоспособность и надежное взаимодействие элементов при всевозможных комбинациях связи между ними (совместимость входных и выходных сигналов при воздействии на элемент нагрузок и дестабилизирующих факторов, при разбросе параметров и характеристик элементов и т.п.).
- Преобразователи кодов — дешифраторы, детекторы состояний, шифраторы, преобразователи специальных кодов, ПЗУ и др.
- Коммутационные узлы — ключи, мультиплексоры, мультиплексоры-демультиплексоры и др.
- Арифметические узлы — схемы контроля на четность, сумматоры, схемы ускоренного переноса, арифметико-логические устройства, числовые компараторы, умножители и др.
Основными задачами изучения КС являются задачи анализа и синтеза этих схем. Задача анализа — нахождение функции, реализуемой конкретной схемой. Задача синтеза — преобразование заданной логической функции к форме, в которой ПФ представлена через логические функции заданных для реализации элементов. Например: через логические функции ЛЭ основного базиса, универсального базиса; через логические функции, реализуемые дешифратором, мультиплексором и т.п.
Логические устройства автоматики
... К Выходной сигнал у появляется при замыкании контакта К Релейный эквивалент логический операции И см. в табл. 12.4. Изображение основных логических элементов на схемах. Устройства автоматики, действия которых описываются элементарными логическими функциями, называют ...
Основным инструментом анализа и синтеза цифровых устройств всех уровней является алгебра логики. Алгебру логики называют также Булевой алгеброй. Алгебра логики базируется на 3 функциях, определяющих 3 основные логические операции.
1. Функция отрицания «НЕ»
Читается как f1 есть (эквивалентно) НЕ Х. Элемент, реализующий функцию НЕ, называется элементом НЕ (инвертором).
Элемент НЕ имеет 2 состояния:
|
Таблица истинности элемента НЕ |
||||
|
X |
f |
|||
|
0 |
1 |
|||
|
1 |
0 |
|||
2. Функция логического умножения (конъюнкции).
Символы логического умножения &, Л, <.>. Функция конъюнкции читается следующим образом: «f2 есть (эквивалентно) X1 и Х2». Поскольку функция истинна тогда, когда истинны 1-й и 2-й аргументы (переменные).
Конъюнкцию называют функцией «И», элемент, реализующий эту функцию — элементом «И».
Таблица истинности элемента И на 2 входа
|
X1 |
Х2 |
f |
|||
|
0 |
0 |
0 |
|||
|
0 |
1 |
0 |
|||
|
1 |
0 |
0 |
|||
|
1 |
1 |
1 |
|||
В общем случае функцию логического умножения от n переменных записывают так:
Количество переменных (аргументов), участвующих в одной конъюнкции, соответствует количеству входов элемента И.
3. Логическое сложение (дизъюнкция).
Функция логического сложения записывается в виде
и читается следующим образом: «f3 есть Х1 или Х2». Поскольку функция истинна, когда истинна одна или другая переменная (хотя бы одна).
Поэтому функцию дизъюнкции часто называют функцией ИЛИ. Символы логического сложения +, V.
В общем случае функция ИЛИ записывается:
Таблица истинности элемента ИЛИ на 2 входа
|
X1 |
Х2 |
f |
|||
|
0 |
0 |
0 |
|||
|
0 |
1 |
1 |
|||
|
1 |
0 |
1 |
|||
|
1 |
1 |
1 |
|||
Используя функции (операции) И, ИЛИ, НЕ, можно описать поведение любого комбинационного устройства, задав сколь угодно сложное булево выражение.
2. Практическая часть
Необходимо синтезировать комбинационное устройство, реализующее заданную функцию.
Решение
Построим комбинационную схему для заданной функции
Необходимые логические элементы: «3И» — 4 шт., «2И» — 1 шт., «НЕ» — 4 шт., «5 ИЛИ» — 1 шт.
Рисунок 1.3 — Схема комбинационного логического устройства
Упростим заданное выражение и построим комбинационную схему упрощенной функции.
Необходимые логические элементы для схемы упрощенной функции:
«3И» — 3 шт., «2И» — 1 шт., «НЕ» — 4 шт., «4 ИЛИ» — 1 шт.
Карты Карно являются важным средством проектирования логических схем. Особенность карт в том, что любые две соседние клетки отличаются значением какой-либо одной и только одной переменной. Эта особенность характеризует также клетки первой и последней строк, первого и последнего столбцов, поэтому такие клетки тоже можно считать соседними. Указанная особенность соседних клеток позволяет легко осуществлять упрощение ПФ посредством использования тождества склеивания.
Рисунок 1.4 — Схема комбинационного логического устройства упрощенной функции
Задача минимизации структурной формулы ПФ состоит в том, чтобы получить логическое выражение в минимальной дизъюнктивной нормальной форме (МДНФ) или в минимальной конъюнктивной нормальной форме (МКНФ), соответствующее заданной ПФ и содержащее наименьшее количество инверсий, конъюнкций и дизъюнкций и наименьшее число переменных (или их инверсий), над которыми выполняются операции конъюнкции и дизъюнкции. Суть минимизации ПФ заключается в использовании закона склеивания соседних минтермов, которым на карте Карно соответствуют клетки, заполненные единицами, или соседних макстермов, которым соответствуют нулевые клетки (пустые).
Минимизация путем склеивания единичных или нулевых клеток карт Карно (диаграмм Вейча) при небольшом числе переменных выполняется просто и наглядно.
Введем понятие подкуба, которое используется в теории ПФ и их минимизации. Подкуб — это совокупность 2 i соседних клеток карты Карно, заполненных единицами (нулями), для которых по крайней мере одна переменная в координатах всех этих 2i клеток имеет неодинаковые значения (0 и 1).
Из определения следует, что подкуб могут образовать 2, 4, 8, 16 и т.д. соседних клетки карты.
Каждый 2 i -клеточный подкуб позволяет при минимизации исключить i переменных — 1,2,3,4 и т.д. Действительно, подкуб, состоящий из двух клеток, соседних по горизонтали или вертикали характеризуется тем, что координаты его клеток различаются значением одной переменной, а остальные переменные имеют одинаковое значение.
Переменная, значения которой для этих клеток различны (0 и 1), в соответствии с законом склеивания исчезает. Четырехклеточный подкуб содержит клетки, координаты которых различаются значениями двух переменных, следовательно, четырехклеточный подкуб позволяет исключить две переменные. Восьмиклеточный подкуб позволяет исключить три переменные.
Общие правила минимизации функций, справедливые для любого числа логических переменных:
- прямоугольные области карты Карно, составляющие подкубы, могут состоять из 1, 2, 4, 8, 16 и т.д. только единичных клеток (при получении МДНФ) или только нулевых клеток (при получении МКНФ);
- для подкубов выбирается минимальный вариант их построения на карте Карно, при котором число подкубов минимально, а их размеры максимальны;
- клетки карты Карно могут неоднократно входить в разные подкубы, если это необходимо для увеличения их размеров и уменьшения их количества.
При минимизации неполностью определенных функций факультативные клетки, обозначенные на карте знаком , могут включаться в подкубы соседних клеток в тех случаях, когда позволяют сформировать подкуб либо большего размера, либо такой, который охватит клетки, ранее не включенные ни в один подкуб. Включение клеток со знаком в подкубы соответствует доопределению функции на соответствующих этим клеткам наборах.
цифровой карно минимизация шеффер
Формирование подкубов с включением в них факультативных клеток позволяет получать более простые, как правило, структурные формулы МДНФ или МКНФ. Минимизация функции , приведенной на рис. 2.1, а, показывает, что включение клеток со знаком в подкубы позволяет получить выражение функции:, которое существенно проще. Существенное различие в сложности формул может иметь место и при минимизации неполностью определенной логической функции при использовании единичных клеток и нулевых клеток (МДНФ и МКНФ).
Для функции , приведенной на рис. 2.1, б, объединение нулевых клеток в подкубы и дает минимизированное выражение (МКНФ): = () ().
МДНФ для функции (рис. 2.1, в) сложнее: = .
Логический базис.
Логические функции могут быть реализованы простейшими логическими элементами. Совокупность логических элементов И, ИЛИ, НЕ, с помощью которых можно воспроизвести и реализовать любую функцию алгебры логики, будем называть полным логическим базисом.
Базис И, ИЛИ, НЕ обладает избыточностью и не является минимальным. Из этой совокупности логических элементов можно исключить логический элемент И (либо ИЛИ), тогда наборы И, НЕ и ИЛИ, НЕ также будут обладать свойством базиса.
При проектировании логических схем вычислительной техники самое широкое применение получили базис Шеффера И-НЕ и базис Пирса ИЛИ-НЕ, обладающие свойством логического базиса.
Дешифратором называется комбинационное устройство, преобразующее n-разрядный двоичный код в логический сигнал, появляющийся на том выходе, десятичный номер которого соответствует двоичному коду. Число входов и выходов в так называемом полном дешифраторе связано соотношением т = 2 n , где n — число входов, а m — число выходов. Если в работе дешифратора используется неполное число выходов, то такой дешифратор, называется неполным.
Дешифратор имеет n прямых входа, обозначенных через A 0 ,…, An . Указанные входы называют адресными. Цифры определяют значения активного уровня (единицы) в соответствующем разряде двоичного числа. Дешифратор имеет m выходов Y0 ,…, Ym . Цифры определяют десятичное число, соответствующее заданному двоичному числу на входах. Значение активного уровня (нуля) имеет тот выход, номер которого равен десятичному числу, определяемому двоичным числом на входе. Помимо информационных имеется один или более входов, называемых входами разрешения, или адресными входами (V).
При логической 1 на входе разрешения на всех выходах будут также логические 1. При активизации входа разрешения, т.е. при V = 0, логический 0 появляется на том выходе дешифратора, номер которого соответствует десятичному эквиваленту двоичного числа, поданного на информационные входы. Благодаря наличию входа разрешения можно наращивать размерность дешифраторов.
Счетчики предназначены для подсчета числа входных импульсов. Основным элементом при построении счетчиков являются триггерные устройства.
Триггер — это устройство последовательного типа с двумя устойчивыми состояниями равновесия, предназначенное для записи и хранения информации. Под действием входных сигналов триггер может переключаться из одного устойчивого состояния в другое. При этом напряжение на его выходе скачкообразно изменяется.
JK-триггеры подразделяются на: универсальные и комбинированные. Универсальный JK-триггер имеет два информационных входа J и K. По входу J триггер устанавливается в состояние Q=1, /Q=0, а по входу K-в состояние Q=0, /Q=1.
Комбинированный JK-триггер отличается от универсального наличием дополнительных асинхронных входов S и R для предварительной установки триггера в определенное состояние (логической 1 или 0).
Простейший JK-триггер можно получить из синхронного RS-триггера с динамическим управлением, если ввести дополнительные обратные связи с выходов триггера на входы, которые позволяют устранить неопределенность в таблице состояний.
На рис. 4.1 показано условное графическое обозначение JK-триггера.
Рисунок 4.1 — Условное графическое обозначение JK-триггера
Один триггер образует один разряд счетчика. n — триггеров образуют n — разрядный счетчик. Так как каждый триггер имеет два устойчивых состояния, то n — триггеров имеют 2 n состояний. Основным параметром любого счетчика является его емкость (коэффициент пересчета, модуль счета).
Ксч = 2 n — максимальное число состояний счетчика, включая нулевое состояние. Количество импульсов, которое может быть подсчитано n — разрядным счетчиком равно N = 2n — 1 (исключается нулевое состояние).
Счетчики можно классифицировать:
1. По основанию системы — двоичные и десятичные.
2. По способу организации счета — асинхронные и синхронные.
3. По направлению переходов — суммирующие, вычитающие, реверсивные.
4. По способу построения цепей сигналов переноса — с последовательным, сквозным, групповым и частично — групповым переносом.
Рисунок 4.2 — Асинхронный двоичный счетчик с последовательным переносом.
Импульсы, подлежащие счету, подаются на вход С 0 первого триггера, который формирует младший разряд счетчика. Перед производством подсчета подаваемых импульсов, счетчик обнуляется. Для этого все установочные входы R объединены и при подаче сигнала R=0 устанавливаются Q 0 = Q 1 = Q 2 = Q 3 = 0.
Входы J, K находятся в единичном состоянии. Триггера работают в счетном режиме. На входах получаем информацию в двоичном коде. При подаче некоторых импульсов идет последовательное переключение разряда триггеров. Длительность переходного процесса будет зависеть от разрядности счетчика. Срабатывание всех триггеров должно находиться в районе пауз между сигналами. С учетом собственного времени срабатывания триггеров этот процесс при большой частоте подаваемых сигналов может не уложиться в период паузы синхроимпульсов и приведет к неправильному срабатыванию счетчика. Из временной диаграммы видно, что счетчик работает в параллельном двоичном коде как суммирующий.
Существует несколько методов получения счетчиков с заданным К сч . Один из этих методов заключается в немедленном сбросе в «о» счетчиков установленного в комбинацию соответствующему Ксч. Его называют методом автосброса.
Второй из методов проектирования счетчиков заданным К сч заключается в построении таблицы, в первых столбцах которых будет отражены текущие состояния триггера счетчика, а в последних следующие за ними состояние. Анализ таблицы позволяет установить те переходы, которые должны быть сделаны триггерами входными в состав счетчика, затем с помощью управлений таблицы соответствующего триггера, находящегося значение логической функций на управляющих входах триггера позволяющее осуществить эти переходы.
Программируемые логические матричные структуры. Реализация Булевых функций с помощью матричных схем.
Матричные схемы представляют собой сетку ортогональных проводников, на местах пересечения которых установлены элементы односторонней проводимости (ЭОП) (диоды, транзисторы).
Матричные схемы бывают 2-х и 3-х уровневые. Каждый уровень называется матрицей. Матрица первого уровня называется матрицей М1, матрица второго уровня — М2.
Обычно матрица М1 реализует элементарные конъюнкции и называется матрицей конъюнкций, а матрица М2 — матрицей дизъюнкций, т. к. позволяет реализовать дизъюнкции переменных.
Рассмотрим двухуровневую матричную схему (рис. 5.1).
Рисунок 5.1 — Двухуровневая матричная схема
Количество входов матрицы М1 равно S, т.е. Х1, Х2,…, Xs, количество выходов матрицы М2 равно t, т.е. Y1, Y2., Yt. Буквой Р обозначаются промежуточные проводники, перпендикулярные (ортогональные) проводникам Х и У. Количество ортогональных проводников равно q.
Функциональная схема матрицы М1 представлена на рис. 2.27. Рассматриваемая матрица может реализовать четыре конъюнкции, по числу ортогональных проводников:
- Р1 = Х3 Х2 1;
- P2 = 2 X1;
- P3 = 3 X2;
- P4 = 3 Х1.
В общем случае, если какие-либо ортогональные проводники не участвуют в реализации конъюнкций, их число может быть меньше q.
Рисунок 5.2 — Функциональная схема матрицы М1:S=3; q=4
Реализация необходимых конъюнкций осуществляется путем прожига перемычек (включенных последовательно с полупроводниковым диодом), расположенных на местах пересечения ортогональных проводников, не участвующих в образовании конъюнкций.
Следует отметить, что в исходном состоянии на всех пересечениях проводников матрицы М1 имеются соединения, т.е. матрица реализует все конъюнкции переменных, причем в каждую конъюнкцию входят все переменные и с отрицанием, и без. Очевидно, что такие конъюнкции логического смысла не имеют. Для получения необходимых конъюнкций следует прожигать все легкоплавкие перемычки, находящиеся на узлах, не участвующих в конъюнкциях. На схеме (рис. 5.2) рассматриваемой матрицы М1 крестиками обозначены узлы, на которых сохранены перемычки.
Рассмотрим процесс реализации конъюнкции на примере P1 = Х3Х2X1. Действительно, на проводнике P1 будет поддерживаться уровень логической единицы (за счет напряжения источника питания E) только при условии наличия уровня логической «1» на всех трех указанных пересечениях. Очевидно, что на верхнем (по схеме) пересечении уровень «1» будет иметь место только при условии подачи на вход матрицы уровня логического «0», т. к. сигнал Х1 «попадает» на это пересечение через инвертор. Появление «0» хотя бы на одном из входов Х3 или Х2 приводит к «исчезновению» логической «1» на проводе P1, т. к. все напряжение питания Е будет падать на ограничительном сопротивлении R и на выходе Р1 появится «0».
Схема матрицы дизъюнкции М2 содержит сопротивления нагрузки и транзисторные ключевые соединители (на местах пересечений ортогональных проводников).
На рис. 5.3 приведена схема матрицы М2 для двух выходов (количество проводников Р одинаково для М1 и М2 и в данном примере q = 4).
Рисунок 5.3 — Матрица дизъюнкций М2
Матрица М2, приведенная на рис. 1, реализует две дизъюнкции:
Объем информации, который можно записать в матричную схему, определяется как информационная площадь матриц, вернее суммой Sm1 и Sm2.
Sm = Sm1 +Sm2 = 2Sq + qt.
На практике часто встречаются схемы, состоящие из матриц М2 и дешифратора (полного).
Такие схемы обычно называют постоянными запоминающими устройствами (ПЗУ).
ПЗУ — это элемент (устройство) памяти, позволяющий хранить записанную в нем информацию, и после выключения напряжения источника питания. По способу записи ПЗУ подразделяются на: масочные, программируемые и репрограммируемые. Масочные ПЗУ программируются заводом изготовителем с помощью специальных масок, т.е. соединения на местах пересечения ортогональных проводников заложены в технологию производства ПЗУ.
Программируемые ПЗУ (ППЗУ).
ППЗУ выпускаются заводом-изготовителем в «чистом виде», т.е. по всем адресам записаны» 0». Программирование ППЗУ осуществляется пользователем ППЗУ на специальной установке, называемой программатором. В ППЗУ можно записать (его программировать) информацию только один раз. Изменить записанную информацию или исправить ее нельзя. ППЗУ нашли широкое применение в ЭВМ для хранения запускающих программ. Они обладают большим быстродействием, чем репрограммируемые ПЗУ (РПЗУ).
Репрограммируемые ПЗУ позволяют, при необходимости, перепрограммировать ПЗУ, т.е. стереть ранее записанную информацию и записать новую.
По способу стирания ранее записанной информации РПЗУ бывают с ультрафиолетовым (ультрафиолетовыми лучами) и электрическим стиранием. РПЗУ позволяют десятки (некоторые до 1000) раз перепрограммировать и сохранять записанную информацию десятки и сотни тысяч часов. Быстродействие РПЗУ несколько хуже быстродействия ППЗУ.
Независимо от типа и способа стирания ПЗУ имеют структуру, приведенную на рис. 5.4.
Рисунок 5.2 — Структурная схема постоянного запоминающего устройства
Структурная схема ПЗУ содержит дешифратор на S входов и 2S — выходов, а также матрицу М2.
Информационная емкость ПЗУ определяется как Sпзу = 2S, где S — количество входов X. В этом определении емкости (объема) памяти не учтено количество выходов Y(t).
Обычно число t бывает 4, 8, и 16 (полубайтовая, байтовая и двухбайтовая организация памяти).
«Битовая» емкость ПЗУ определяется как:
Sпзу (бит) = 2S t (бит).
Промышленностью выпускаются ПЗУ с объемом памяти (информационной емкостью) на 2 кбайт, 4 кбайт, 16 кбайт, 32 кбайт и т.д., где к = 1024; 1 байт = 8 бит.
Заключение
Используя операции (функции) И, ИЛИ, НЕ, можно описать поведение любого комбинационного устройства, задав сколь угодно сложное булево выражение. Любое булево выражение состоит из булевых констант и переменных, связанных операциями И, ИЛИ, НЕ.
Эффективное применение микроэлектронных функциональных узлов, интегральных микросхем невозможно без знаний основных принципов их действия, параметров и теории электронных цепей.
Список источников
[Электронный ресурс]//URL: https://drprom.ru/kontrolnaya/tsifrovyie-ustroystva-avtomatiki/
1. Лачин В.И., Савёлов Н.С. Электроника: Учеб. пособие. 4-е изд. — Ростов н/Д: изд-во «Феникс», 2004. — 576 с.
2. Аналоговая и цифровая электроника (Полный курс): Учебник для вузов / Ю.Ф. Опадчий, О.П. Глудкин, А.И. Гуров; Под ред. О.П. Глудкина. — М.: Горячая Линия — Телеком, 2002. — 768 с.
