Автоматизация измерений, контроля и испытаний

метки: Автоматизация, Контроль, Испытание, Число, Измерение, Выход, Сумматор, Разряд

---

29

1. Основы метрологического обеспечения

метрологическим обеспечением

Качество измерений

Понятие «метрологическое обеспечение» применяется, как правило, по отношению к измерениям (испытанию, контролю) в целом. В то же время допускают использование термина «метрологическое обеспечение технологического процесса (производства, организации)», подразумевая при этом МО измерений (испытаний или контроля) в данном процессе, производстве, организации. Объектом МО являются все стадии жизненного цикла (ЖЦ) изделия (продукции) или услуги. Под ЖЦ понимается совокупность последовательных взаимосвязанных процессов создания и изменения состояния продукции от формулирования исходных требований к ней до окончания эксплуатации или потребления.

Так, на стадии разработки продукции для достижения высокого качества изделия производится выбор контролируемых параметров, норм точности, допусков, средств измерения, контроля и испытания. Так же осуществляется метрологическая экспертиза конструкторской и технологической документации. При разработке МО необходимо использовать системный подход, суть которого состоит в рассмотрении указанного обеспечения как совокупности взаимосвязанных процессов, объединенных одной целью достижением требуемого качества измерений. Такими процессами являются:

• установление рациональной номенклатуры измеряемых параметров и оптимальных норм точности измерений при контроле качества продукции и управлении процессами;
• технико-экономическое обоснование и выбор СИ, испытаний и контроля и установление их рациональной номенклатуры;
• стандартизация, унификация и агрегатирование используемой контрольно-измерительной техники;
• разработка, внедрение и аттестация современных методик выполнения измерения, испытаний и контроля (МВИ);
• поверка, метрологическая аттестация и калибровка контрольно-измерительного и испытательного оборудования (КИО), применяемого на предприятии;
• контроль за производством, состоянием, применением и ремонтом КИО, а также за соблюдением метрологических правил и норм на предприятии;

• участие в разработке и внедрении стандартов предприятия;
• внедрение международных, государственных и отраслевых стандартов, а также иных нормативных документов Госстандарта;
• проведение метрологической экспертизы проектов нормативной, конструкторской и технологической документации;
• проведение анализа состояния измерений, разработка на его основе и осуществление мероприятий по совершенствованию МО;
• подготовка работников соответствующих служб и подразделений предприятия к выполнению контрольно-измерительных операций.

Метрологическое обеспечение имеет четыре основы: научную, организационную, нормативную и техническую. Отдельные аспекты МО рассмотрены в рекомендации МИ 2500-98 по метрологическому обеспечению малых предприятий. Разработка и проведение мероприятий МО возложено на метрологические службы (МС).

Выбор средств измерений при метрологическом обеспечении производства ...

... работе по повышению технического уровня, качества и безопасности продукции и услуг, по обеспечению их конкурентоспособности на ... дипломной работы: организация и порядок подтверждения соответствия плодово-ягодной продукции условиям ... контроля стабильности качества. Однако в последующем государственные испытания практически всех видов продукции, за исключением оборотной техники и средств измерений, ...

Метрологическая служба служба, создаваемая в соответствии с законодательством для выполнения работ по обеспечению единства измерений и осуществления метрологического контроля и надзора.

2. Цифровые устройства: шифраторы и дешифраторы, сумматоры, счетчики, мультиплексоры, регистры, магнитоэлектронные переключатели

Интегральные счетчики, Интегральный счетчик

Для представления чисел в счетчиках используются в основном двоичная, десятичная и двоично-десятичная системы счислений. При применении двоичной системы счисления логические уровни на прямых выходах триггеров определяют цифры двоичных разрядов числа. В этом случае каждый разряд числа в счетчике обеспечивается определенным состоянием одного триггера. Максимальное число импульсов, которое может быть записано, составляет N = 2 ^л -1, где п — число разрядов (число триггеров) в счетчике.

двоичный кольцевой счетчик,

В рассматриваемой схеме прямой выход каждого предыдущего триггера соединен с входом J последующего триггера. Тактовые входы С всех триггеров объединены (узел Вх.) и на них поступают счетные импульсы. Перед началом счета первый триггер импульсным сигналом Уст. устанавливается в состояние 1, остальные триггеры — в состояние 0. Этому состоянию счетчика соответствует 0 на выходе Q ₃ последнего триггера. После отключения сигнала Уст, начинается счет, и триггеры функционируют как обычные JK-триггеры.

Поскольку на информационных входах первого триггера было установлено J = 0 и К = 1, в момент окончания первого входного импульса он перейдет в состояние логического 0. Второй триггер примет состояние 1, так как на его входах было J = К = 1. Третий триггер не изменит своего предыдущего состояния. Таким образом, кодовая 1 перешла с первого триггера на второй. По окончании каждого следующего входного импульса 1 будет перемещаться от предыдущего триггера к последующему, т.е. переходить по схеме вправо (см. таблицу истинности на рис. 1, б).

рис.1. Кольцевой счетчик:

• а — схема; б — таблица истинности

Шифраторы и дешифраторы

Прежде чем перейти к рассмотрению специфических устройств цифровой измерительной техники- шифраторов и дешифраторов, обратимся к системам отображения цифровой информации.

Системы счисления и коды, применяемые в цифровой измерительной технике.

(1)

где 10 ⁱ — десятичный разряд; а _i — значение символа в соответствующем разряде, которое может быть любым от 0 до 9.

Например, число 583 с помощью трех десятичных разрядов запишется как: N = 583 = 10² -5 + 10-8 + 10°-3.

Аналогично записывается целое число и в двоичной системе счисления:

Здесь коэффициенты b _i , принимают лишь два значения: 0 и 1. Например, число 583 в двоичной системе запишется в виде

N= 1 ^. 2⁹ +0^. 2⁸

Следовательно, числу 583 в десятичной системе соответствует число в двоичной — 1001000111. Последнее принято называть кодом числа в двоичной системе счисления. Написание числа в двоичном коде оказывается удобным для проведения арифметических действий по законам булевой алгебры, что применяется в вычислительных устройствах и, в частности, в компьютерах.

При использовании десятичной системы счисления для образования кода требуется десять различных импульсов, например отличающихся амплитудой, длительностью и пр. Такое представление кодов не применяют, так как для образования и его распознавания требуется сложная аппаратура, в то время как для образования и обработки двоичного кода могут быть использованы простые, двоичные элементы, имеющие всего два состояния: единица и нуль. Двоичный код наиболее компактен (экономичен) и пока является основным кодом в компьютерной технике. Однако двоичный код неудобен для управления десятичным цифровым отсчетным устройством измерительной аппаратуры.

двоично-десятичные

В тетрадно-десятичной системе каждая десятичная цифра (0…9) кодируется четырьмя двоичными числами 0 и 1 (тетрада) при различных носовых коэффициентах. Широко распространен в цифровых измерительных приборах (ЦИП) код 8421, в котором весовыми коэффициентами являются цифры 8, 4, 2, 1 (табл.1).

Двоично-десятичный код 8421

Десятичные цифры	0	1	2	3	4	5	6	7	8	9
Код 8421	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001

Если вернуться к числу 583, то в коде 8421 оно будет представлено следующим образом:

583=10 ² (8-0+41+2-0+1-1)+10(8-1+4-0+20+1-0)+10°(8-0+4-0+21 + 11).

Соответственно тетрадно-десятичная запись имеет вид

0101 1000 0011

Помимо двоично-десятичного кода при построении цифровых измерительных приборов применяются коды и с другими весовыми коэффициентами (тетрадно-десятичные коды), например: 4 2 2 1 и др. Эти коды неоднозначные (т.е. числа можно получить разными комбинациями), но требуют меньше символов, что иногда важно. Для устранения неоднозначности принимают специальные меры.

десятичных (декадных)

Шифратор

Из теории передачи информации известно, что построить шифраторы с большим числом входов т технически трудно, поэтому они используются для преобразования в двоичную систему счисления небольших десятичных чисел. Для преобразования больших десятичных чисел используются специальные методы.

Шифраторы часто снабжаются клавиатурой, каждая клавиша которой связана с определенным входом шифратора, и на его выходе воспроизводится двоичное число, соответствующее написанному на клавише символу.

На рис.2 показано условное изображение шифратора, преобразующего первые десять цифр десятичного счисления 0, 1, 2,…, 9 в двоичное представление. Символ CD в обозначении образован из букв, входящих в английское слово CODER, Слева на схеме показано десять входов, обозначенных соответствующими десятичными числами. Справа представлены выходы шифратора: цифрами 1, 2, 4, 8 обозначены весовые коэффициенты двоичных разрядов, соответствующих отдельным выходам.

Рис.2. Условное изображение шифратора

Дешифратор

На рис. 3. в качестве примера приведено условное изображение одной из простейших структурных схем дешифратора. Символ DC образован из букв английского слова DECODER.

Слева от схемы представлены входы шифратора: цифрами 1, 2, 4, 8 обозначены весовые коэффициенты дешифратора двоичных разрядов. Справа показаны десять выходов, пронумерованных десятичными числами, соответствующими отдельным комбинациям входного двоичного числа. На каждом выходе дешифратора при строго определенной комбинации входного двоичного кода вырабатывается логическая 1.

Рис.3. Условное изображение дешифратора, Сумматоры.

Основной элементарной операцией, выполняемой над кодами чисел в цифровых устройствах, является арифметическое сложение.

Сумматор — логический

Сумматоры классифицируют по различным признакам.

В зависимости от системы счисления

• двоичные;
• двоично-десятичные (в общем случае двоично-кодированные);
• десятичные;
• прочие (например, амплитудные).

По количеству одновременно обрабатываемых разрядов складываемых чисел:

• одноразрядные,
• многоразрядные.

По числу входов и выходов одноразрядных двоичных сумматоров:

• четвертьсумматоры (элементы “сумма по модулю 2”;
• элементы “исключающее ИЛИ”), характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма;

• полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд);

— полные одноразрядные двоичные сумматоры, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд).

По способу представления и обработки складываемых чисел

• последовательные, в которых обработка чисел ведётся поочерёдно, разряд за разрядом на одном и том же оборудовании;
• параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование.

Параллельный сумматор в простейшем случае представляет собой n одноразрядных сумматоров, последовательно (от младших разрядов к старшим) соединённых цепями переноса. Однако такая схема сумматора характеризуется сравнительно невысоким быстродействием, так как формирование сигналов суммы и переноса в каждом i-ом разряде производится лишь после того, как поступит сигнал переноса с (i-1)-го разряда. Таким образом, быстродействие сумматора определяется временем распространения сигнала по цепи переноса. Уменьшение этого времени — основная задача при построении параллельных сумматоров.

конструктивные решения

По способу организации межразрядных переносов параллельные сумматоры, реализующие структурные методы , делят на сумматоры:

• с последовательным переносом;
• с параллельным переносом;
• с групповой структурой;
• со специальной организацией цепей переноса.

Среди сумматоров со специальной организацией цепей переноса можно указать:

• сумматоры со сквозным переносом, в которых между входом и выходом переноса одноразрядного сумматора оказывается наименьшее число логических уровней;
• сумматоры с двухпроводной передачей сигналов переноса;
• сумматоры с условным переносом (вариант сумматора с групповой структурой, позволяющий уменьшить время суммирования в 2 раза при увеличении оборудования в 1,5 раза);
• асинхронные сумматоры, вырабатывающие признак завершения операции суммирования, при этом среднее время суммирования уменьшается, поскольку оно существенно меньше максимального.

синхронными

По способу выполнения операции сложения и возможности сохранения результата сложения

• комбинационный, выполняющий микрооперацию “S = A плюс B”, в котором результат выдаётся по мере его образования (это комбинационная схема в общепринятом смысле слова);
• сумматор с сохранением результата “S = A плюс B”;
• накапливающий, выполняющий микрооперацию “S = S плюс B”.

Последние две структуры строятся либо на счётных триггерах (сейчас практически не используются), либо по структуре “комбинационный сумматор — регистр хранения” (сейчас наиболее употребляемая схема).

Важнейшими параметрами сумматоров

• разрядность;
• статические параметры: Uвх, Uвх, Iвх и так далее, то есть обычные параметры интегральных схем;
• динамические параметры. Сумматоры характеризуются четырьмя задержками распространения:
• от подачи входного переноса до установления всех выходов суммы при постоянном уровне на всех входах слагаемых;
• от одновременной подачи всех слагаемых до установления всех выходов суммы при постоянном уровне на входе переноса;
• от подачи входного переноса до установления выходного переноса при постоянном уровне на входах слагаемых;
• от подачи всех слагаемых до установления выходного переноса при постоянном уровне на входах слагаемых.

Четвертьсумматор

Простейшим двоичным суммирующим элементом является четвертьсумматор. Происхождение названия этого элемента следует из того, что он имеет в два раза меньше выходов и в два раза меньше строк в таблице истинности по сравнению с полным двоичным одноразрядным сумматором. Наиболее известны для данной схемы названия: элемент “сумма по модулю 2” и элемент “исключающее ИЛИ”. Схема (рис. 4) имеет два входа а и b для двух слагаемых и один выход S для суммы. Работу её отражает таблица истинности 1 (табл. 2), а соответствующее уравнение имеет вид

	(5)

Рис. 4	Таблица 2 a b S 0 0 0 0 1 1 1 0 1 1 1 0

Данный элемент выпускается в виде интегральных схем (ИС) типа ЛП5 (серии 133, 155, 530, 531, 533, 555, 1531, 1533); ЛП12 (555); ЛП107 (100, 500, 1500); ЛП2 (561, 564); ЛП14 (1561) и т. п.

Реализуем четвертьсумматор в базисах И-НЕ, ИЛИ-НЕ и с использованием только одного инвертора, для чего преобразуем уравнение (5):

(6)

	(7)
	(8)

Схемы, полученные по уравнениям (6)-(8), приведены на рис. 5.

Рис. 5

Полусумматор

	(9)

Рис. 6	Таблица 3 a b P S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0

Из уравнений (9) следует, что для реализации полусумматора требуется один элемент “исключающее ИЛИ” и один двухвходовый вентиль И (рис. б).

Полный одноразрядный двоичный сумматор

Он (рис. 7) имеет три входа: a, b — для двух слагаемых и p — для переноса из предыдущего (более младшего) разряда и два выхода: S — сумма, P — перенос в следующий (более старший) разряд. Обозначением полного двоичного сумматора служат буквы SM. Работу его отражает таблица истинности 3 (табл. 4).

Рис. 7	Таблица 4 № наб. a b p P S 0 0 0 0 0 0 1 0 0 1 0 1 2 0 1 0 0 1 3 0 1 1 1 0 4 1 0 0 0 1 5 1 0 1 1 0 6 1 1 0 1 0 7 1 1 1 1 1

Уравнения, описывающие работу полного двоичного сумматора, представленные в совершенной дизъюнктивной нормальной форме (СДНФ), имеют вид:

(10)

Уравнение для переноса может быть минимизировано:

P = ab + ap + bp. (11)

При практическом проектировании сумматора уравнения (10) и (11) могут быть преобразованы к виду, удобному для реализации на заданных логических элементах с некоторыми ограничениями (по числу логических входов и др.) и удовлетворяющему предъявляемым к сумматору требованиям по быстродействию.

Например, преобразуем уравнения (10) следующим образом:

	(12)

Из выражений (12) следует, что полный двоичный сумматор может быть реализован на двух полусумматорах и одном двухвходовом элементе ИЛИ. Соответствующая схема приведена на рис. 8.

Рис. 8

S = a ? b ? p.

Примечание. Так как операция Е в выражении (13) коммутативна (переменные можно менять местами), то следует, что три входа полного двоичного сумматора абсолютно равноправны и на любой из них можно подавать любую входную переменную. Это полезно помнить, разводя печатные платы, на которых установлены ИС сумматоров.

без учёта инверторов

Регистры сдвига.

Регистром сдвига называют цифровую схему, состоящую из последовательно включенных триггеров, содержимое которых можно сдвигать на один разряд влево или вправо подачей тактовых импульсов. Регистры сдвига широко применяются в цифровой вычислительной технике для преобразования последовательного кода в параллельный или параллельного в последовательный, а также при построении арифметико-логических устройств. Составляется регистр сдвига из соединенных последовательно триггеров, в которые записываются разряды обрабатываемого кода. При наличии разрешающих сигналов импульс, приходящий на тактовый вход регистра, вызывает перемещение записанной информации на один разряд влево или вправо. На рис. 9 приведена структурная схема регистра сдвига на синхронных JK-триггерах.

Рис. 9 Регистр сдвига на JK — триггерах.

Рассмотрим действие регистра при записи в него числа 0011, начиная с правого — младшего — разряда. До записи числа все триггеры устанавливают в нулевое состояние. Затем на вход схемы подается серия импульсов, соответствующая записываемому числу, а на вход С подаются тактовые импульсы. Сначала на вход поступает импульс, соответствующий первому из записываемых разрядов. В конце тактового импульса он дает Q ₃ = 1 на выходе левого триггера. В конце следующего тактового импульса информационный импульс продвигается на выход следующего триггера и т. д. Одновременно продвигаются вправо и другие цифры записываемого числа. После прихода четырех тактовых импульсов все число оказывается записанным в четырех триггерах, причем старший разряд числа записи в левом триггере, а младший — в правом. Чтобы записанная информация сохранилась, дальнейший сдвиг прекращается. Это осуществляется прекращением подачи тактовых импульсов. Описанный регистр называется регистром сдвига с последовательным приемом информации. Выдача информации у него может быть как параллельной, так и последовательной. При параллельной выдаче информация снимается одновременно с выходов всех триггеров. Последовательная выдача осуществляется с выхода Q₀ при последующих тактовых импульсах. Параллельный прием информации может быть осуществлен подачей ее на выводы предустановки. Мы рассмотрели работу простейшего регистра, осуществляющего сдвиг в одну сторону. Существуют реверсивные регистры сдвига, переключаемые на сдвиг вправо и влево. Если 0 и 1 в регистре трактовать как двоичную запись числа, то сдвиг в одну сторону соответствует делению на 2, а в другую — умножению на 2. Как известно, умножение двух десятичных чисел «столбиком» соответствует сложению частных произведений, сдвинутых поразрядно влево. Аналогично столбиком перемножаются и двоичные числа, но эта операция выполняется проще, так как частные произведения получаются умножением единиц и нулей умножаемого числа на единицы и нули множителя. Следовательно, умножение сводится к операции сложения сдвинутых поразрядно двоичных чисел. Аналогично осуществляется и деление двоичных чисел.

Регистр К155ИР1

Схемотехнику регистров сдвига рассмотрим на примере регистра К155ИР1, упрощенная функциональная схема и условное обозначение которого показано на рис. 10.

Рис. 10. Схема и обозначение регистра сдвига К155ИР1

Этот регистр содержит четыре тактируемых фронтом D-триггера, соединенных последовательно с помощью ячеек И-ИЛИ. Если на вход V (вывод 6) регистра подан потенциал «нуль», то выход каждого предыдущего триггера оказывается соединенным через ячейку И-ИЛИ со входом D последующего. При этом импульсы, приходящие на тактовый вход C ₂ , будут каждый раз устанавливать последующий триггер в состояние, в котором до этого находился предыдущий. Таким образом осуществляется сдвиг информации вправо. Вход I регистра, связанный со входом D первого триггера, служит для приема информации в виде последовательного кода. С каждым тактовым импульсом на этот вход должен подаваться код нового разряда входной информации. После приема четырех разрядов последовательного кода соответствующий параллельный код может быть получен с выходов триггеров Q₁ -Q₄ . Запись параллельного кода в регистр идет по входам D₁ -D₄ при подаче потенциала «I» на вход V и тактового импульса на вход C₁ . Устанавливая затем V=0 и подавая тактовые импульсы на вход С₂ , мы обеспечим сдвиг записанного кода. При этом с выхода Q₄ последнего триггера снимается последовательный выходной код. Иногда требуется производить в регистре сдвиг информации как вправо, так и влево. В рассматриваемом устройстве такая возможность появляется, если попарно соединить выводы Q₄ и D₃ , Q₃ и D₂ , Q₂ и D₁ . Вход V в этом случае будет играть роль переключателя направления сдвига: если V=1, то тактовые импульсы С₁ сдвигают информацию влево, а вход D₄ служит для приема последовательного кода; если же V=0, то, как указывалось выше, импульсы С₂ будут сдвигать информацию вправо.

Мультиплексор, Мультиплексор

Мультиплексоры обозначают сочетанием MUX (от англ. multiplexor ), а также MS (от англ. multiplexor selector ).

Схематически мультиплексор можно изобразить в виде коммутатора , обеспечивающего подключение одного из нескольких входов (их называют информационными) к одному выходу устройства. Кроме информационных входов в мультиплексоре имеются адресные входы и, как правило, разрешающие (стробирующие ).

Сигналы на адресных входах определяют, какой конкретно информационный канал подключен к выходу. Если между числом информационных входов и числом адресных входов действует соотношение , то такой мультиплексор называют полным. Если , то мультиплексор называют неполным. Разрешающие входы используют для расширения функциональных возможностей мультиплексора. Они используются для наращивания разрядности мультиплексора, синхронизации его работы с работой других узлов. Сигналы на разрешающих входах могут разрешать, а могут и запрещать подключение определенного входа к выходу, то есть могут блокировать действие всего устройства. Мультиплексоры являются универсальными логическими устройствами, на основе которых создают различные комбинационные и последовательностные схемы. Мультиплексоры могут использоваться в делителях частоты , триггерных устройствах, сдвигающих устройствах и др. Мультиплексоры часто используют для преобразования параллельного двоичного кода в последовательный. Для такого преобразования достаточно подать на информационные входы мультиплексора параллельный двоичный код, а сигналы на адресные входы подавать в такой последовательности, чтобы к выходу поочередно подключались входы, начиная с первого и заканчивая последним.

Мультиплексор, Аналоговые, Обобщенная схема мультиплексора

Обобщенная схема мультиплексора приведена на рис. 11.Мультиплексор MUX (Multiplexor) в общем случае можно представить в виде коммутатора, управляемого входной логической схемой. Входные логические сигналы Xi поступают на входы коммутатора и через коммутатор передаются на выход Y. Управление коммутатором осуществляется входной логической схемой. На вход логической схемы подаются адресные сигналы Ak (Address).

Мультиплексоры могут иметь дополнительный управляющий вход E (Enable), который может выполнять стробирование выхода Y. Кроме этого некоторые мультиплексоры могут иметь выход с тремя состояниями: два состояния 0 и 1 и третье состояние — отключенный выход (выходное сопротивление равно бесконечности).

Перевод мультиплексора в третье состояние производится сигналом OE (Output Enable).

3. Аналоговые, цифроаналоговые (ЦАП), аналогово-цифровые (АЦП) преобразователи. Операционный усилитель (ОУ), компаратор

аналоговые измерительные преобразователи,

(14)

Прежде чем перейти к анализу принципа действия схем аналого-цифровых и цифроаналоговых преобразователей, коротко рассмотри» важнейший элемент интегральной техники — операционный усилитель на котором, в частности, построены современные компараторы (устройства сравнения).

Операционные усилители

Рис.12. Операционный усилитель:

а — условное графическое обозначение; б — передаточные характеристики

Коэффициент усиления по напряжению К ₀ собственно ОУ равен отношению выходного напряжения к дифференциальному входному напряжению:

(15)

Передаточные характеристики (рис.12, б) имеют важнейшее значение для ОУ. Если усиливаемый сигнал подан на неинвертирующий вход, а инвертирующий вход заземлен, то знак выходного напряжения совпадает со знаком входного напряжения (линия 1). При подаче сигнала на инвертирующий вход и заземлении неинвертирующего, знак выходного напряжения будет противоположен знаку входного (линия 2).

Угол наклона линейных участков передаточных характеристик пропорционален коэффициенту усиления по напряжению К ₀ . Горизонтальные участки передаточных характеристик соответствуют режиму насыщения оконечных транзисторов ОУ, поэтому выходное напряжение

(16)

«идеальный»

Из этих допущений вытекают два основных свойства (правила анализа) ОУ:

1. Дифференциальный входной сигнал равен нулю

(17)

2. Входы ОУ не потребляют ток от источника входного сигнала

(18)

«виртуального»

инвертирующую

Компаратор

На инвертирующий вход ОУ поступает входное напряжение, а на неинвертирующий вход подается опорное напряжение U _н = U _on = в Um, снимаемое с делителя R1,R2. Таким образом, ОУ охвачен положительной обратной связью по неинвертирующему входу, и выходное напряжение скачком изменяет свою полярность при сравнении входного и опорного напряжений.

Принцип действия компаратора рассмотрим с помощью передаточной характеристики —

зависимости выходного напряжения от входного (рис.5, б). Пусть входное напряжение U _BX = 0, а выходное Uвых= Um⁺ (точка 1 на рис 5,б).

Напряжение на неинвентирующем входе при этом будет:

Uн = вUm+ (19)

где р = R _l /(R _l +R ₂ ) — коэффициент передачи резистивной цепи R _t , R ₂ положительной ОС в компараторе.

напряжению срабатывания

Рис.14. Компаратор

а — схема; б- передаточная характеристика

Таким образом, передаточная характеристика компаратора имеет вид петли гистерезиса. Такой компаратор обладает триггерным (переключающим) эффектом, и в радиоэлектронике его называют триггером Шмитта. Сумма напряжений срабатывания и отпускания является напряжением гистерезиса.

(20)

Рис.15.Формирование меандра из синусоиды компаратором

«дребезг»

Пусть в момент времени t = 0 напряжение на выходе компаратора Uвых = Um+. В таком состоянии компаратор будет находиться, пока амплитуда входного напряжения U _BX < Uср. В момент времени t = t _t входное напряжение станет U _BX = Uср , и компаратор переключится. При этом выходное напряжение Uвых скачком изменится со значения U _m+ на значение Um-. В момент времени t = t ₂ входн ………..

Страницы: [1] | | 3 |